国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

作為芯片設(shè)計(jì)團(tuán)隊(duì)的核心成員，參與高性能、低功耗數(shù)字IP及芯片的前端設(shè)計(jì)開發(fā)，
崗位職責(zé)：
1.RTL設(shè)計(jì)與優(yōu)化。負(fù)責(zé)復(fù)雜數(shù)字模塊，如CPU，子系統(tǒng)，DDR，高速接口，低功耗控制單元等的RTL設(shè)計(jì)，優(yōu)化，集成與仿真，確保代碼面積、時(shí)序、功耗達(dá)標(biāo)；制定設(shè)計(jì)約束（SDC），配合綜合與時(shí)序分析團(tuán)隊(duì)完成PPA目標(biāo)。
2.芯片架構(gòu)協(xié)作 ，參與芯片微架構(gòu)定義，完成模塊級(jí)Spec編寫，給出DFT、低功耗方案。
3.配合原型驗(yàn)證團(tuán)隊(duì)，完成相關(guān)模塊交付及硅后驗(yàn)證；
4.相關(guān)設(shè)計(jì)文檔編寫。
任職要求：
1.電子/微電子/計(jì)算機(jī)/通信相關(guān)專業(yè)碩士及以上學(xué)歷，5年以上數(shù)字前端設(shè)計(jì)經(jīng)驗(yàn)。
2.精通Verilog/SystemVerilog，掌握高效RTL編碼風(fēng)格與可綜合設(shè)計(jì)規(guī)范； 熟悉ASIC設(shè)計(jì)流程，包括綜合、STA、UPF；了解總線協(xié)議/處理器架構(gòu)/高速接口；熟練使用EDA工具及版本管理工具。
3.有成功流片經(jīng)驗(yàn)，熟悉芯片全流程開發(fā)（從Spec到GDSII）優(yōu)先。