1. 電路設計與方案開發(fā)：基于產品需求（如采樣率、分辨率、信噪比SNR、無雜散動態(tài)范圍SFDR等指標），設計高速ADC（模數轉換器）或DAC（數模轉換器）的核心電路模塊，包括采樣保持電路、量化器、編碼器，或電流源陣列、解碼電路、濾波器等，制定系統(tǒng)級設計方案。
2. 仿真與性能優(yōu)化：使用Cadence Virtuoso、Spectre等工具進行電路仿真（如直流、交流、瞬態(tài)、噪聲、線性度等分析），優(yōu)化電路參數以滿足高速場景下的性能指標（如降低失真、抑制噪聲、提升帶寬）。
3. 設計驗證與迭代：配合測試工程師進行芯片原型測試，對比仿真與實測數據，分析差異原因（如寄生參數、工藝偏差），迭代優(yōu)化電路設計。
4. 跨團隊協(xié)作：向版圖工程師提供設計約束（如對稱性、匹配性、寄生參數控制要求），確保版圖設計符合高速模擬電路性能需求；與數字IC工程師協(xié)作處理數模接口部分（如數字校準邏輯）；參與工藝評估，確保設計適配目標工藝節(jié)點。
5. 文檔輸出：編寫設計規(guī)格書、仿真報告、測試方案等文檔，記錄設計思路與關鍵參數，支持產品量產與維護。

任職要求：

1. 專業(yè)知識：掌握模擬電路理論（如放大器、濾波器、振蕩器設計）、高速信號處理原理，理解ADC/DAC核心指標（如采樣率、分辨率、ENOB、THD等）及影響因素。熟悉半導體器件特性（如MOS管高頻特性、噪聲模型），了解高速場景下的寄生效應（如電容、電感耦合）和信號完整性問題。
2. 設計與仿真能力：了解Cadence Virtuoso、Spectre、HSPICE等EDA工具；
3.工藝與版圖認知：熟悉CMOS等硅基工藝特性（如不同工藝節(jié)點的器件參數、匹配性、溫度特性）。理解版圖布局對高速模擬電路的影響（如差分對對稱性、接地方式、信號線隔離）。
4. 測試與分析能力：熟悉高速信號測試儀器（如示波器、頻譜儀、信號發(fā)生器）。