崗位職責(zé):
1. 驗(yàn)證環(huán)境搭建:基于芯片設(shè)計(jì)規(guī)格,搭建模塊化或系統(tǒng)級(jí)的驗(yàn)證環(huán)境,包括測(cè)試平臺(tái)、激勵(lì)生成、數(shù)據(jù)監(jiān)控等模塊。
2. 測(cè)試用例開發(fā):根據(jù)功能點(diǎn)、邊界條件、異常場(chǎng)景等設(shè)計(jì)測(cè)試用例,覆蓋芯片的功能需求,確保設(shè)計(jì)邏輯的正確性。
3.功能驗(yàn)證執(zhí)行:運(yùn)行測(cè)試用例,對(duì)比實(shí)際輸出與預(yù)期結(jié)果,定位并記錄設(shè)計(jì)缺陷,跟蹤問題直至修復(fù)完成。
4.驗(yàn)證覆蓋率分析:通過工具分析代碼覆蓋率、功能覆蓋率等指標(biāo),確保驗(yàn)證的完整性,推動(dòng)微覆蓋部分的補(bǔ)充驗(yàn)證。
5.協(xié)作與文檔:與設(shè)計(jì)工程師、后端工程師等團(tuán)隊(duì)協(xié)作,參與設(shè)計(jì)評(píng)審,編寫驗(yàn)證計(jì)劃、測(cè)試報(bào)告等文檔,確保驗(yàn)證過程可追溯。
任職要求:
1. 專業(yè)知識(shí):掌握數(shù)字電路基礎(chǔ)、IC設(shè)計(jì)流程,理解處理器、各種總線、接口協(xié)議等數(shù)字模塊的工作原理。
2. 編程語言與工具:使用systemVerilog進(jìn)行驗(yàn)證代碼編寫,了解UVM/VMM等驗(yàn)證方法學(xué),熟悉仿真工具(如Synopsys VCS、Cadence Xcelium)和覆蓋率分析工具(如Verdi)。
3.邏輯分析能力:具備較強(qiáng)的邏輯思維和問題排查能力,協(xié)助設(shè)計(jì)工程師分析bug根源。
4.文檔能力:能清晰撰寫驗(yàn)證計(jì)劃、測(cè)試用例、覆蓋率報(bào)告等文檔,確保信息傳遞準(zhǔn)確。
5. 行業(yè)知識(shí):了解特定領(lǐng)域的驗(yàn)證需求,熟悉低功耗、時(shí)序約束等相關(guān)驗(yàn)證要點(diǎn)者優(yōu)先。
5.軟技能:良好的團(tuán)隊(duì)合作精神和溝通能力,能夠在多任務(wù)環(huán)境下高效工作;嚴(yán)謹(jǐn)?shù)倪壿嬎季S,能承受項(xiàng)目時(shí)間壓力。