国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

崗位描述：
負(fù)責(zé)PCIE/UCIE IP的架構(gòu)設(shè)計(jì)和RT
L實(shí)現(xiàn)，參與仿真驗(yàn)證和FPGA測(cè)試，完成設(shè)計(jì)的FPGA時(shí)序收斂，協(xié)助覆蓋率分析和提升
任職要求：
1，3-10年經(jīng)驗(yàn)，3年以上ASIC設(shè)計(jì)工作經(jīng)驗(yàn)
2，電子類碩士或者本科
3，精通Verilog，熟悉SystemVerilog
4，有豐富的RTL編寫經(jīng)驗(yàn)
5，有PCIE或者UCIE相關(guān)的RTL開發(fā)硬件
6，有綜合和靜態(tài)時(shí)序分析經(jīng)驗(yàn)的優(yōu)先
7，熟悉代碼檢查和形式驗(yàn)證
8，熟悉PCIE/UCIE/USB/DDR/Ethernet等高速接口協(xié)議
9，有FPGA原型驗(yàn)證或者硬件加速仿真經(jīng)驗(yàn)的優(yōu)先
10，良好的溝通和解決問題的能力