工作職責(zé)
1. 主導(dǎo)高速信號(hào)采集系統(tǒng)的FPGA邏輯架構(gòu)設(shè)計(jì)，負(fù)責(zé)核心算法的開(kāi)發(fā)與優(yōu)化，保障系統(tǒng)的實(shí)時(shí)性與穩(wěn)定性。
2. 參與FPGA相關(guān)硬件電路的協(xié)同設(shè)計(jì)，完成硬件與FPGA邏輯的集成測(cè)試，解決跨模塊的兼容性問(wèn)題。
3. 編寫(xiě)項(xiàng)目技術(shù)文檔、測(cè)試報(bào)告及用戶手冊(cè)，確保技術(shù)資料的完整性與可追溯性。
任職要求
1. 研究生及以上學(xué)歷，電子信息、自動(dòng)化、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)，基礎(chǔ)扎實(shí)。
2. 精通Verilog/VHDL硬件描述語(yǔ)言，熟練使用Xilinx/Altera等主流FPGA開(kāi)發(fā)工具。
3. 掌握硬件集成測(cè)試方法，能獨(dú)立完成FPGA邏輯的功能驗(yàn)證與性能調(diào)優(yōu)。
補(bǔ)充說(shuō)明
1. 薪酬：一人一薪，具體面議