崗位職責:
1. 開發(fā)質(zhì)譜儀下位機嵌入式系統(tǒng)軟件，實現(xiàn)與上位機的通信、電機控制、溫控、電源管理等；
2. 編寫FPGA/DSP的底層驅(qū)動及控制邏輯，配合硬件工程師進行調(diào)試；
3. 優(yōu)化系統(tǒng)實時控制算法，如PID控制、時序同步算法，提升質(zhì)譜儀控制精度；
4. 基于FPGA實現(xiàn)高速數(shù)據(jù)采集的實時控制邏輯、數(shù)字濾波（如數(shù)字平均、峰值檢測）算法，根據(jù)項目需求選擇合適的FPGA芯片，設計并實現(xiàn)FPGA與外圍設備（如傳感器、存儲器、通信接口等）的連接電路，確保硬件平臺的穩(wěn)定運行與高性能表現(xiàn)；
5. 實現(xiàn)質(zhì)譜儀各部件（離子源、離子傳輸系統(tǒng)、離子趟度部件、四極桿、飛行時間質(zhì)量分析器、檢測器等）的精密同步時序控制；
6. 利用DSP或FPGA內(nèi)嵌處理器進行初步的質(zhì)譜數(shù)據(jù)處理與傳輸；
7. 參與制定整機控制流程，確保系統(tǒng)的穩(wěn)定性與實時性；
8. 參與質(zhì)譜儀整機測試，編寫自動化測試腳本，驗證系統(tǒng)功能的完整性與魯棒性。

任職資格:
1. 碩士及以上學歷（優(yōu)秀本科生可酌情考慮），電子工程、自動化、計算機科學、精密儀器、通信工程等相關專業(yè)，具有3年及以上的嵌入式和FPGA開發(fā)經(jīng)驗，具有質(zhì)譜，電鏡等高端科研儀器研發(fā)經(jīng)驗者優(yōu)先；
2. 精通 C/C++ /Python語言，熟悉 STM32、GD32 等主流ARM Cortex-M系列單片機開發(fā)平臺，熟練掌握 UART、SPI、I2C、USB、CAN 等嵌入式常用通信接口的開發(fā)，熟悉電機控制；
3. 熟練掌握硬件描述語言和常用開發(fā)工具，精通 Verilog 或 VHDL 語言，熟練使用主流開發(fā)工具，如Xilinx的 Vivado 或Intel (Altera) 的 Quartus，仿真工具ModelSim等；
4. 熟悉高速數(shù)據(jù)采集、數(shù)字信號處理（DSP）或通信接口（如SPI、I2C、PCIe）開發(fā)；
5. 具備調(diào)試能力，看懂原理圖，能獨立進行FPGA選型、模塊設計、邏輯綜合與調(diào)試，要能掌握時序與資源優(yōu)化，具備故障診斷和解決底層硬件邏輯問題的能力；
6. 了解嵌入式Linux開發(fā)（如Yocto、Buildroot）或?qū)崟r操作系統(tǒng)（RTOS）內(nèi)核原理者優(yōu)先；
7. 具備高速數(shù)據(jù)采集系統(tǒng)開發(fā)經(jīng)驗和儀器控制系統(tǒng)開發(fā)經(jīng)驗。