工作職責(zé):
1、負(fù)責(zé)7nm工藝節(jié)點(diǎn)芯片的后端全流程設(shè)計(jì)。
2、主導(dǎo)芯片物理實(shí)現(xiàn)中的時(shí)序收斂、功耗優(yōu)化、面積縮減,解決7nm工藝下信號(hào)完整性、電源完整性等問題。
3、與前端設(shè)計(jì)、驗(yàn)證、DFT工程師協(xié)作,參與可測(cè)性設(shè)計(jì)、功耗分析及物理驗(yàn)證方案制定,保證流片成功率。
4、基于7nm工藝PDK,搭建后端設(shè)計(jì)環(huán)境,編寫自動(dòng)化腳本提升設(shè)計(jì)效率,跟進(jìn)工藝廠的技術(shù)迭代與規(guī)則更新。
5、負(fù)責(zé)后端設(shè)計(jì)文檔編寫,輸出布局布線、時(shí)序分析報(bào)告、物理驗(yàn)證報(bào)告,支撐項(xiàng)目評(píng)審與量產(chǎn)交付。
任職要求:
1、碩士及以上,微電子/集成電路等相關(guān)專業(yè)。
2、具有2年以上,7nm及以下工藝節(jié)點(diǎn),通信芯片(4G/5G)SoC芯片后端設(shè)計(jì)經(jīng)驗(yàn),有成功流片案例者優(yōu)先。
3、熟練掌握芯片后端全流程設(shè)計(jì),熟悉7nm/5nm先進(jìn)工藝的PDK規(guī)則,具備解決IR Drop及ECO能力。
4、熟練掌握后端低功耗設(shè)計(jì)實(shí)現(xiàn)流程,并能夠基于物理實(shí)現(xiàn)給出設(shè)計(jì)改進(jìn)意見。