崗位職責:
1、基于已有驗證平臺進行用例開發(fā)和調(diào)試;
2、開發(fā)驗證進口組件,配合驗證平臺維護和刷新;
3、完成每日回歸和報告提交;
4、完成上級布置的短期工作目標。
任職資格:
1、碩士研究生,電子類相關(guān)專業(yè)畢業(yè);
2、熟悉SystemVerilog語言,VMM/UVM方法學;
3、熟悉VCS、IES等仿真工具使用;
4、可獨立搭建基本Testbench;
5、能夠清楚了解工作標準、流程以及規(guī)定,同時能按照規(guī)范方式完成相應(yīng)的工作;