一、崗位職責
核心描述:主導(dǎo)JG/民用變送器產(chǎn)品核心硬件的研發(fā)。
1.硬件全流程開發(fā)?:主導(dǎo)產(chǎn)品系統(tǒng)設(shè)計(含≥4層高速PCB),確保信號完整性滿足ISO13485標準,單板一次通過率≥90%;
2.關(guān)鍵技術(shù)方案設(shè)計?:針對具體應(yīng)用場景,完成原理圖設(shè)計、器件選型(成本降幅≥8%)、EMC合規(guī)性驗證;
3.樣機落地與問題攻關(guān)?:主導(dǎo)樣機調(diào)試(使用示波器、邏輯分析儀等),解決射頻干擾、功耗超標等復(fù)雜問題,縮短試產(chǎn)周期;
4.技術(shù)文檔標準化?:編寫B(tài)OM、測試報告(符合FDA審計要求)、硬件維護手冊,保障設(shè)計可追溯性。
二、任職要求
【硬性條件】??
學(xué)歷專業(yè):電子類本科及以上,碩士優(yōu)先;
設(shè)計經(jīng)驗:1年以上關(guān)聯(lián)工作經(jīng)驗,獨立完成≥2款4層板設(shè)計,6層板經(jīng)驗者薪資上??;
工具技能:精通Altium Designer(需提供設(shè)計稿截圖)或立創(chuàng)EDA;
儀器操作:熟練操作≥5類測試設(shè)備(示波器、頻譜儀等)。
【核心能力】??
技術(shù)深度:掌握高速信號設(shè)計、電源完整性優(yōu)化(需簡述解決過的干擾案例);
問題分析:72小時內(nèi)定位復(fù)雜硬件故障(如偶發(fā)死機),提供修復(fù)方案;
協(xié)作管控:同步協(xié)調(diào)FPGA/嵌入式工程師,確保項目節(jié)點。
三、福利待遇
資源?:公司自有實驗室(CNAS),高端檢驗檢測設(shè)備;
成長?:雙通道晉升(技術(shù)專家/管理崗)+國內(nèi)外技術(shù)峰會參與機會;
保障?:六險一金(入職即繳)+通勤班車+餐補+節(jié)日福利+體檢+特事慰問+多種假期+工會福利