工作內(nèi)容:
1、 測(cè)試過(guò)程中的故障現(xiàn)象進(jìn)行定位和排除;
2、 具有制定測(cè)試跟蹤測(cè)試結(jié)果,完成測(cè)試報(bào)告;
3、 負(fù)責(zé)部分測(cè)試儀器和使用EDA進(jìn)行產(chǎn)品開發(fā)評(píng)估;
4、 指導(dǎo)相關(guān)工程師建立并改進(jìn)SI仿真試計(jì)劃,驗(yàn)證測(cè)試結(jié)果的能力;
崗位要求:
? 大學(xué)本科畢業(yè)或以上,理工類相關(guān)專業(yè)工作經(jīng)驗(yàn):
? 3年以上連接器或相關(guān)產(chǎn)品仿真和測(cè)試經(jīng)驗(yàn)技能技巧:
? 具有傳輸線和高速信號(hào)相關(guān)的理論知識(shí);
? 擅長(zhǎng)使用CST以及ANSYS tools仿真工具;
? 能夠熟練使用Hspice,ADS, Designer/Nexxim進(jìn)行高速串行數(shù)據(jù)鏈路的仿真;
? 熟悉Cadence和Mentor的layout工具Allegro, 具有電路板的設(shè)計(jì)經(jīng)驗(yàn)和實(shí)戰(zhàn)技巧;
? 能夠熟練使用包括TDR(阻抗分析儀),采樣示波器,實(shí)時(shí)示波器和VNA(矢量網(wǎng)絡(luò)分析儀)等在內(nèi)的多種儀器,擅長(zhǎng)信號(hào)完整性測(cè)試和高速串行數(shù)據(jù)的眼圖、抖動(dòng)以及一致性測(cè)試;
? 完成有產(chǎn)品線硬件工程提出的信號(hào)完整性,時(shí)序,電源完整性和高速鏈路仿真工作;
? 熟練使用Visual C/C++、Matlab等工程計(jì)算軟件。熟悉工程數(shù)值計(jì)算,具有較強(qiáng)的電路基礎(chǔ)。
? 了解現(xiàn)代通信技術(shù)的基礎(chǔ)理論、數(shù)字信號(hào)處理理論、通信理論。