崗位職責(zé):
1、負責(zé)圖像、雷達等數(shù)字信號處理算法的FPGA或ASIC實現(xiàn);
2、負責(zé)微處理器內(nèi)核和PCIe 4.0/5.0、RapidIO 3.0/4.0、萬兆以太網(wǎng)等高速外設(shè)的RTL代碼設(shè)計與驗證;
3、配合芯片的調(diào)測試。
任職要求:
1、計算機科學(xué)與技術(shù)、電子科學(xué)與技術(shù)、集成電路/微電子、信息與通信工程/電子信息等專業(yè),碩士及以上學(xué)歷;
2、熟練使用Verilog語言;
3、熟悉主流EDA廠商的功能驗證工具優(yōu)先;
4、有責(zé)任心,細致嚴謹,勤奮好學(xué);良好的團隊協(xié)作精神和溝通能力;較強的動手能力和問題分析能力。
福利待遇:
1、年薪:博士35-50萬元,碩士25-40萬元
2、獲得博士學(xué)位不超過3年,可攻讀國防科技大學(xué)、哈爾濱工業(yè)大學(xué)或中山大學(xué)博士后(待遇約60萬元左右)
3、年度健康體檢
4、享受當(dāng)?shù)兀ńB興、長沙、哈爾濱、珠海)人才引進待遇
5、五險一金
6、帶薪寒暑假、團建活動