職位描述
崗位職責:
1、承擔邏輯項目中模塊級的開發(fā)驗證工作,包括方案設計、代碼開發(fā)、仿真平臺搭建和驗證、測試及維護工作,輸出設計文檔、測試方案與報告等;
2、參與邏輯項目的后端設計及優(yōu)化,完成邏輯版本spyglass、CDC等后端檢查,確保輸出時序最優(yōu)、資源最優(yōu)的邏輯版本;
3、負責邏輯項目的模塊驗證,完成測試點分解,驗證方案設計,驗證平臺搭建,測試用例編寫和執(zhí)行、覆蓋率收集、上板測試等工作
4、協(xié)助解決研發(fā)和生產(chǎn)邏輯相關的技術問題,輸出解決方案。
技能要求:
1、熟悉Verilog邏輯編程語言,精通Vivado、ISE、Quartus等電路后端工具;(邏輯開發(fā))
2、掌握SystemVerilog語言,了解VMM/UVM驗證方法學,掌握至少1種腳本語言,如Perl、Python、TCL、Ruby等,掌握使用vcs、verdi等邏輯仿真工具;(邏輯驗證)
3、了解器件特性(Xilinx、Altera器件等),熟悉常用協(xié)議(XAUI、Interlaken、OAM、SDH等);
4、具備良好的學習能力、溝通能力和團隊協(xié)作能力。