国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

崗位職責(zé)：
1、根據(jù)產(chǎn)品需求和系統(tǒng)規(guī)格，負責(zé)FPGA邏輯系統(tǒng)方案設(shè)計和需求規(guī)格分解，與軟件、算法、硬件的邊界與接口定義；
2、主導(dǎo)邏輯系統(tǒng)內(nèi)部數(shù)據(jù)采集存儲、信號處理、測量分析、控制管理等子系統(tǒng)模塊劃分，業(yè)務(wù)流和數(shù)據(jù)流設(shè)計梳理，邏輯處理鏈路設(shè)計和時鐘、性能評估；
3、主導(dǎo)關(guān)鍵邏輯子系統(tǒng)的詳細設(shè)計和代碼開發(fā)、仿真、上板調(diào)測，負責(zé)協(xié)同與其他邏輯、軟件、算法、硬件開展邏輯系統(tǒng)聯(lián)調(diào)和疑難問題解決；
4、負責(zé)組織邏輯版本的測試驗證，與系統(tǒng)集成交付和應(yīng)用問題解決。
任職要求：
1、本科及以上學(xué)歷；電子、通信工程、計算機、測控儀器、集成電路等相關(guān)專業(yè)；
2、3~5年以上FPGA邏輯開發(fā)經(jīng)驗，熟悉ADC/DAC/DDR/高速接口等控制、信號處理、協(xié)議處理、測量運算等設(shè)計開發(fā)，并具有產(chǎn)品成功經(jīng)驗；
3、熟悉掌握Verilog編程和Systemverilog 邏輯UT/ST仿真，熟悉使用Vivado，Quartus等開展邏輯編譯、時序分析、在線debug等；
4、具有豐富的與硬件、軟件、算法等領(lǐng)域協(xié)同開發(fā)經(jīng)驗和復(fù)雜問題解決能力的優(yōu)先；
5、具有ASIC定義開發(fā)經(jīng)驗的優(yōu)先；
6、具有信號源、頻譜儀、網(wǎng)絡(luò)分析儀、示波器、誤碼儀、AWG等儀器儀表產(chǎn)品研發(fā)經(jīng)驗的優(yōu)先；