崗位職責
1、理解數(shù)字信號處理項目的目標、范圍、需求規(guī)格,設計符合需求的FPGA邏輯架構;
2、根據(jù)需求/架構/設計規(guī)格等形成詳細設計方案,并完成各個模塊的邏輯設計與系統(tǒng)集成、調試; 3、同數(shù)字系統(tǒng)團隊合作,優(yōu)化數(shù)字處理方案,提升系統(tǒng)性能。
任職要求
1. 精通Verilog/VHDL,熟練使用 Xilinx/Intel FPGA開發(fā)工具(Vivado/Quartus);
2. 熟練使用ModelSim、Vivado等測試工具,理解數(shù)字電路設計;
3. 熟悉FPGA測試流程及方法(單元測試、集成測試),了解嵌入式C/C++(用于軟硬件協(xié)同開發(fā))和多線程編程;
4. 具備問題定位、分析及報告撰寫能力,有數(shù)字信號處理或通信領域的FPGA項目經驗 ;
5. 熟悉FPGA設計規(guī)范及行業(yè)標準(如IEEE)。
6.碩士及以上(電子/計算機相關專業(yè)),初級崗需項目經驗,高級崗需獨立開發(fā)能力。