崗位職責(zé):
1、負責(zé)模擬/混合信號芯片(如ADC/DAC/PLL/LDO/SerDes等)的版圖設(shè)計、布局規(guī)劃及物理實現(xiàn);
2、根據(jù)電路設(shè)計工程師要求,完成匹配、對稱、抗干擾、ESD防護等高性能版圖設(shè)計;
3、執(zhí)行DRC/LVS/ERC等物理驗證及后仿真參數(shù)提?。≒EX),確保設(shè)計符合工藝規(guī)則和電路性能要求;
4、優(yōu)化版圖面積、功耗及信號完整性,降低寄生效應(yīng);
5、與電路設(shè)計團隊緊密協(xié)作,分析并解決版圖相關(guān)的性能瓶頸和風(fēng)險問題;
任職要求:
1、微電子、電子工程、集成電路設(shè)計等相關(guān)專業(yè)本科及以上學(xué)歷;
2、2年以上工作經(jīng)驗,社招者有成功流片案例者優(yōu)先;
3、熟悉CMOS/BISMOS等半導(dǎo)體工藝及設(shè)計規(guī)則(如FinFET、28nm/40no等節(jié)點);
4、熟悉主流EDA工具,包括但不限于版圖設(shè)計Cadence Virtuoso、物理驗證Calibre(DRC/LVS/ERC)/Pegasus、寄生參數(shù)提取StarRC/Quantus;
5、掌握匹配布局、屏蔽隔離、阱隔離、電流路徑優(yōu)化等版圖設(shè)計技巧;
6、具備Latch-up、ESD防護設(shè)計經(jīng)驗;
7、綜合素質(zhì):學(xué)習(xí)能力強,喜歡挑戰(zhàn),較好的團隊合作、解決問題、溝通能力及責(zé)任心。
我們提供:
1、具有競爭力的薪酬,15薪,六險一金,豐富獎金、彈性工時
2、對于職場新手,有行業(yè)內(nèi)受認可的資深專家一對一帶
3、與業(yè)內(nèi)頂尖團隊共事,參與前沿技術(shù)項目
4、友善、積極、人文化的工作氛圍和領(lǐng)導(dǎo)風(fēng)格
5、前沿賽道,廣闊的職業(yè)發(fā)展前景