崗位職責(zé):
1、熟練使用vivado、ISE或quartus等FPGA開發(fā)工具;
2、熟練使用Modelsim、Vivado simulation等仿真工具;
3、熟練使用Verilog或VHDL語言,有實(shí)際Verilog或VHDL代碼編寫經(jīng)驗(yàn);
4、具備或者了解低速接口設(shè)計(jì),如IIC,UART,SPI等;
5、熟練使用移動(dòng)電源、萬用表、示波器等調(diào)試測試設(shè)備。
6、熟練使用word、excel等辦公軟件編寫技術(shù)文檔,包括設(shè)計(jì)規(guī)范、測試計(jì)劃和操作手冊(cè)等。
7、具備良好的溝通能力。
薪酬福利:
1、薪資:面談;
2、福利:購買五險(xiǎn)一金、節(jié)日福利、團(tuán)建活動(dòng)、加班餐補(bǔ)、單位體檢、年終獎(jiǎng)等。