崗位職責(zé):
1、負(fù)責(zé)已有產(chǎn)品線(xiàn)的維護(hù)工作及功能優(yōu)化;
2、參與新項(xiàng)目的開(kāi)發(fā),并完成對(duì)應(yīng)模塊的開(kāi)發(fā)任務(wù);
3、配合開(kāi)發(fā)部門(mén)完成一些其他工作。
任職要求:
1、本科及以上,一年及以上邏輯開(kāi)發(fā)經(jīng)驗(yàn)。通信、電子類(lèi)相關(guān)專(zhuān)業(yè),本科學(xué)歷及以上;
2、掌握verilog/SV/VHDL語(yǔ)言,具有良好的代碼編寫(xiě)習(xí)慣;
3、熟練使用Modelsim/Vivado/Quartus等EDA工具,能夠使用工具對(duì)代碼編寫(xiě)和仿真以及編譯、集成版本及調(diào)試;
4、熟悉通用接口電路和接口時(shí)序,如I2C、URAT、SPI等,同時(shí)了解AXI、APB等標(biāo)準(zhǔn)高低速總線(xiàn)接口和總線(xiàn)協(xié)議;
5、具有良好的團(tuán)隊(duì)合作精神、溝通協(xié)調(diào)能力、獨(dú)立的解決問(wèn)題能力。