鵬瞰于2019年6月由資深半導(dǎo)體業(yè)界杰出人物創(chuàng)立, 頂級風(fēng)險投資機構(gòu)資助。我們致力于創(chuàng)造高速,安全,可擴展和可靠的端到端網(wǎng)絡(luò)連接半導(dǎo)體解決方案,滿足AI處理器和高級傳感器的無盡需求。從Switch 到 PHY 的完整網(wǎng)絡(luò)芯片解決方案將為自動駕駛, 智能制造, 和機器人開辟新機。公司已和潛在客戶展開深入合作。
鵬瞰科技聚集半導(dǎo)體設(shè)計和平臺開發(fā)技術(shù)精英。公司處于高速發(fā)展期,誠邀天下英才,共同創(chuàng)造世界級芯片產(chǎn)品和第一流半導(dǎo)體設(shè)計公司。
崗位職責(zé):
1. 驗證計劃制定與執(zhí)行:
o 根據(jù)設(shè)計規(guī)范與項目需求,制定全面的驗證計劃。
o 與架構(gòu)和設(shè)計團隊協(xié)作,確保驗證目標(biāo)與項目目標(biāo)一致。
2. 測試平臺開發(fā)與IP驗證:
o 使用SystemVerilog和UVM方法學(xué)開發(fā)可重用且可擴展的測試平臺。
o 負責(zé)IP級別的驗證工作,確保功能、性能和可靠性滿足要求。
o 集成并驗證第三方IP,確保設(shè)計的整體兼容性與性能。
3. 仿真、調(diào)試與覆蓋率分析:
o 執(zhí)行功能仿真和回歸測試,驗證設(shè)計的正確性。
o 調(diào)試RTL代碼與驗證環(huán)境,定位并解決問題。
o 達成功能覆蓋率目標(biāo),優(yōu)化驗證流程效率。
4. 項目管理:
o 負責(zé)從計劃到執(zhí)行的整個驗證項目管理,跟蹤項目進展。
o 與跨部門團隊協(xié)調(diào)溝通,確保高質(zhì)量按時交付設(shè)計。
o 定期向內(nèi)部和外部相關(guān)方匯報驗證進展和挑戰(zhàn)。
5. 團隊領(lǐng)導(dǎo)與指導(dǎo):
o 指導(dǎo)初級工程師,傳授SystemVerilog、UVM及驗證最佳實踐。
o 在團隊中倡導(dǎo)卓越和協(xié)作文化,推動整體技術(shù)水平提升。
o 推進流程改進與自動化工具的采用,提升驗證質(zhì)量與效率。
________________________________________
崗位要求:
1. 學(xué)歷要求:
o 電氣工程、計算機工程或相關(guān)專業(yè)的本科或碩士學(xué)歷。
2. 經(jīng)驗要求:
o 具有5年以上ASIC/SoC驗證經(jīng)驗,尤其是在IP開發(fā)方面有深入實踐。
o 精通SystemVerilog和UVM方法學(xué)。
o 有項目管理經(jīng)驗者優(yōu)先,包括計劃制定、協(xié)調(diào)和團隊領(lǐng)導(dǎo)能力。
o 熟悉網(wǎng)絡(luò)交換機設(shè)計者優(yōu)先,包括其架構(gòu)、協(xié)議和性能優(yōu)化相關(guān)知識。
3. 技術(shù)能力:
o 深入了解驗證方法學(xué)及相關(guān)工具,如仿真工具和覆蓋率分析工具。
o 熟練掌握腳本語言(Python、Perl、TCL或Shell),能夠優(yōu)化自動化流程。
o 具備標(biāo)準(zhǔn)協(xié)議(如PCIe、DDR或Ethernet)相關(guān)知識,并有IP驗證經(jīng)驗。
o 熟悉RTL設(shè)計、綜合及調(diào)試流程者優(yōu)先。
4. 軟技能:
o 優(yōu)秀的溝通與團隊合作能力,能夠起到帶頭作用。
o 自我驅(qū)動,注重細節(jié),能夠管理多項任務(wù)優(yōu)先級。
o 具備解決復(fù)雜技術(shù)問題的能力。