崗位職責:
1. 負責硅電容(含MIM/MOS/溝槽結構)及集成無源器件(IPD)的產(chǎn)品研發(fā)與設計,包括器件結構開發(fā)、仿真建模、版圖設計及性能驗證方案制定。
2. 負責硅電容相關工藝開發(fā)與優(yōu)化,對接工藝產(chǎn)線完成介質(zhì)層、金屬電極沉積及刻蝕等關鍵工藝的DOE實驗,推進量產(chǎn)導入與良率提升。
3. 負責硅電容產(chǎn)品的性能測試與失效分析,針對高頻特性(ESR/ESL、自諧振頻率)、穩(wěn)定性(溫度/偏壓影響)等核心指標開展驗證,解決研發(fā)及量產(chǎn)過程中的技術問題。
4. 對接客戶需求,提供硅電容在高頻通信、高性能計算、汽車電子等場景的應用解決方案。
5. 編制產(chǎn)品技術文檔,包括 datasheet、研發(fā)報告、工藝規(guī)范、測試標準等,推動產(chǎn)品標準化落地。
6. 跟蹤行業(yè)技術趨勢,調(diào)研硅電容等集成無源器件相關新技術、新工藝,主導產(chǎn)品迭代與技術創(chuàng)新。
任職資格:
1. 本科及以上學歷,微電子科學與工程、材料科學與工程、電子信息工程等相關專業(yè);碩士學歷優(yōu)先,有3年以上相關工作經(jīng)驗者可放寬學歷要求。
2. 具備以下任一核心經(jīng)驗:① 硅基電容(MIM/MOS)、集成無源器件(IPD)研發(fā)設計經(jīng)驗;② MLCC/薄膜電容等無源器件研發(fā)經(jīng)驗+半導體工藝背景;③ 晶圓廠光刻、蝕刻、薄膜沉積(CVD/PVD)等工藝開發(fā)經(jīng)驗。
3. 掌握高頻器件仿真工具和版圖設計工具,具備扎實的半導體工藝、電容工作原理等知識。
4. 熟悉高頻器件測試方法,能操作VNA(矢量網(wǎng)絡分析儀)、示波器、LCR測試儀等設備,具備失效分析(FA)相關經(jīng)驗者優(yōu)先。
5. 了解汽車電子、光通信、高性能計算等領域的無源應用需求,有相關行業(yè)產(chǎn)品經(jīng)驗者優(yōu)先。
6. 具備良好的溝通協(xié)調(diào)能力、問題解決能力,能承受一定工作壓力,有團隊協(xié)作精神。