崗位職責(zé):
1、參與芯片模塊級,系統(tǒng)級驗證。
2、完成項目過程中VPlan定制,測試用例開發(fā),門級仿真,覆蓋率收斂等驗證過程。
3、參與設(shè)計驗證架構(gòu)和平臺開發(fā)。
任職要求:
1. 微電子,集成電路,電子工程等相關(guān)專業(yè)碩士及以上學(xué)歷;
2. 熟悉設(shè)計驗證流程、驗證方法學(xué);
3. 基于SystemVerilog/UVM的開發(fā)經(jīng)驗,測試平臺搭建;
4. 熟悉Verilog,SystemVerilog和腳本語言;
5. 自我激勵、積極主動,以結(jié)果為導(dǎo)向,學(xué)習(xí)意愿強;
6. 具備較強的執(zhí)行力和時間管理能力;
7. 善于溝通,具有良好的團(tuán)隊合作精神。
公司提供:
具備競爭力的薪酬;股權(quán)激勵;全面的福利保障;務(wù)實平等的工作環(huán)境;與行業(yè)內(nèi)頂jian設(shè)計、驗證、應(yīng)用和市場團(tuán)隊一起共事并成長。