崗位職責(zé):
1. 負(fù)責(zé)FPGA信號(hào)采集與合成硬件模塊的架構(gòu)設(shè)計(jì)和詳細(xì)方案設(shè)計(jì);
2. 負(fù)責(zé)FPGA代碼編寫(xiě)、仿真驗(yàn)證、板級(jí)調(diào)試等工作;
3. 負(fù)責(zé)PCIe、DDR等高速數(shù)字總線接口FPGA程序開(kāi)發(fā)與調(diào)測(cè)試;
4. 負(fù)責(zé)高速JESD204B接口ADC和DAC等電路的設(shè)計(jì)與FPGA驅(qū)動(dòng)程序設(shè)計(jì);
5. 負(fù)責(zé)數(shù)字濾波器、DDS、數(shù)字混頻器、數(shù)字上下變頻的設(shè)計(jì)和FPGA實(shí)現(xiàn);
6. 編寫(xiě)相關(guān)設(shè)計(jì)和開(kāi)發(fā)文檔文件。
任職要求:
1. 電子與信息工程、通信工程、測(cè)控技術(shù)與儀器、航空航天工程等相關(guān)專業(yè)本科及以上學(xué)歷或從事FPGA以及數(shù)字中頻方面的工作三年以上的優(yōu)秀本科生;
2. 精通Verilog HDL/VHDL等編程語(yǔ)言,有良好的程序設(shè)計(jì)習(xí)慣;
3. 熟練使用頻譜儀、微波信號(hào)源、示波器等儀表工具。
4. 有產(chǎn)品硬件開(kāi)發(fā)測(cè)試經(jīng)驗(yàn)的優(yōu)先錄用。
職位福利:五險(xiǎn)一金、帶薪年假、每年多次調(diào)薪、周末雙休、出差補(bǔ)貼、可視頻面試