崗位職責:
1.封裝方案設計與評估 :根據(jù)算力芯片的特點和性能要求,負責封裝方案的選型、評估與開發(fā),獨立完成封裝基板設計,確保封裝方案在性能、成本、可靠性等方面的可行性。
2.協(xié)同合作與對接 :與芯片設計團隊緊密協(xié)作,完成定制和基板設計工作;與供應商進行可制造性 研究,提升產(chǎn)品可靠性,優(yōu)化封裝工藝和類型,提高量產(chǎn)品封裝良率,降低封裝成本;
3.仿真分析與審核 :負責信號完整性、電源完整性、熱和應力等仿真的審核工作,提前識別和解決潛在問題,確保封裝設計的穩(wěn)定性和可靠性。
4.封裝工藝開發(fā)與優(yōu)化 :參與算力芯片封裝工藝的開發(fā)與優(yōu)化,研究新的封裝技術、材料和工藝方法,以提高封裝效率、降低成本、提升產(chǎn)品性能和質(zhì)量,解決封裝過程中的技術難題。
5.產(chǎn)品測試與質(zhì)量管控 :制定封裝測試計劃,確保芯片封裝的可靠性;對成品或不良品進行分析,找出問題點并提出改善方案;建立質(zhì)量控制體系,通過 FMEA 和 SPC 等質(zhì)量工具,提高生產(chǎn)成品率;負責封裝產(chǎn)品的失效分析,提高產(chǎn)品核心良率。
6.文檔編寫與管理 :編寫芯片封裝設計報告、工藝文件、測試規(guī)范等技術文檔,確保技術資料的完整性和準確性,便于團隊內(nèi)部的知識共享和傳承,以及為生產(chǎn)、測試、售后等環(huán)節(jié)提供必要的技術支持和參考。
任職要求:
1.本科及以上學歷,微電子、電子工程、集成電路、材料科學等相關專業(yè)。
2.熟悉封裝結(jié)構(gòu)、可靠性、散熱性能以及各類高速高頻接口協(xié)議;熟練掌握常用封裝設計軟件,如 Cadence、Mentor、AutoCAD、SolidWorks 等,以及 thermal、stress、SI/PI 等仿真工具;了解芯片封裝工藝流程,包括但不限于 wire bonding、flip chip、BGA、SIP 等;熟悉封裝材料的特性和應用,以及可靠性測試的標準和方法。
3. 3 年以上的芯片封裝設計經(jīng)驗,有2.5D或3D 封裝經(jīng)驗者優(yōu)先,具備復雜 SoC 芯片的 PISI 工作經(jīng)驗者更佳;有算力芯片封裝項目經(jīng)驗者優(yōu)先,特別是對于高性能計算芯片、GPU、FPGA 等的封裝經(jīng)驗。
4.能夠獨立分析和解決封裝設計與生產(chǎn)過程中的復雜技術問題,具有較強的故障診斷和排除能力。
5.具有良好的溝通能力和團隊協(xié)作精神,能夠與不同部門的人員進行有效的溝通和協(xié)作,包括芯片設計團隊、封裝廠、測試團隊、供應鏈等,推動項目的順利進行。
6.有強烈的上進心和求知欲,學習能力強,能夠快速跟進集成電路封裝行業(yè)的新技術、新工藝,具有創(chuàng)新意識,能夠為公司的封裝技術發(fā)展提出新的思路和方法。
7.具有較強的質(zhì)量意識和責任感,注重細節(jié)。