崗位職責(zé):
1、運用DF(缺陷與故障分析)專業(yè)經(jīng)驗,通過對半導(dǎo)體擴散工藝參數(shù)的深入分析與專業(yè)判斷,優(yōu)化摻雜、退火等關(guān)鍵制程,持續(xù)提升產(chǎn)品電性性能與晶圓良率;
2、負(fù)責(zé)半導(dǎo)體產(chǎn)線制程成本管控、工藝人員技術(shù)培訓(xùn)與專項任務(wù)項目管理,確保工藝目標(biāo)高效達(dá)成;
3、結(jié)合學(xué)術(shù)研究與工程實踐,推動半導(dǎo)體擴散工藝創(chuàng)新,完成相關(guān)知識產(chǎn)權(quán)(IP)的撰寫與布局;
4、主導(dǎo)半導(dǎo)體領(lǐng)域新工藝、新設(shè)備及新材料的評估、規(guī)劃與導(dǎo)入實施,確保技術(shù)落地與穩(wěn)定性,滿足先進(jìn)節(jié)點量產(chǎn)需求;
5、系統(tǒng)化完善擴散工藝監(jiān)控機制與方法(如SPC、FMEA),提升制程可控性與異常響應(yīng)能力,保障生產(chǎn)線穩(wěn)定運行;
任職要求:
1. 理工背景,碩士研究生至少3年以上經(jīng)驗,12寸半導(dǎo)體廠制程或研發(fā)經(jīng)驗 (研發(fā)更佳);
2. FUR Poly/SiN/Oxide/Anneal (TEL/KE...etc) , Single wafer (Poly/TiN/SiGe...)使用經(jīng)驗 (TEL/Eugene/ASM...etc);
3. 有豐富的 recipe 研發(fā)改善經(jīng)驗
4. 有豐富的電容High K材料使用, 堆疊方式相關(guān)專長及研發(fā)經(jīng)驗 (ALD ZROX/AlO/HfO..etc);
5. High K設(shè)備使用經(jīng)驗 (TEL/JUSUNG...etc);
6. 針對電容漏電解決方案有相關(guān)的經(jīng)驗