崗位職責:
1、主導半導體芯片全流程工藝整合,識別關(guān)鍵制程瓶頸,優(yōu)化工藝參數(shù)以提升產(chǎn)品良率及穩(wěn)定性。
2、通過DOE實驗設計、SPC數(shù)據(jù)分析及失效分析(FA)定位缺陷根因,推動跨部門(PE/EE/QC)協(xié)同改善。
3、制定量產(chǎn)工藝窗口并確保工藝穩(wěn)定性。
4、聯(lián)動設備、制造、質(zhì)量部門,建立標準化工藝流程(SOP/OI)及監(jiān)控體系(FDC/APC)。
5、參與先進技術(shù)節(jié)點開發(fā),探索新工藝整合方案。
任職要求:
1、學歷背景:碩士及以上學歷,微電子、材料科學、物理、化學工程等相關(guān)專業(yè)。
2、3年+半導體行業(yè)制程整合經(jīng)驗,熟悉前道(FEOL)或后道(BEOL)工藝流程。
3、熟悉半導體制造全流程(光刻/刻蝕/薄膜/CMP等)及工藝交互影響分析。
4、掌握8D/FMEA/SPC等工具,具備數(shù)據(jù)建模及統(tǒng)計分析能力。
5、邏輯清晰,擅長系統(tǒng)性解決問題,具備創(chuàng)新思維。