国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

崗位職責(zé)：
1. 負(fù)責(zé)項目中的FPGA方案設(shè)計，進(jìn)行產(chǎn)品研發(fā)，獨立完成基于Verilog的FPGA代碼的設(shè)計、實現(xiàn)、仿真與調(diào)試，F(xiàn)PGA時序、資源優(yōu)化。
2. 能夠獨立設(shè)計原理圖以及PCB設(shè)計
3. 負(fù)責(zé)開發(fā)過程文檔的編寫整理與維護(hù)；
4. 負(fù)責(zé)各測試階段中FPGA方面的測試與支持；
5. 參與重要技術(shù)方案的研究與實施；
6. 配合軟硬件設(shè)計人員完成相關(guān)任務(wù)目標(biāo)；
任職需求：
1. 本科及以上, 通信、計算機(jī)、自動化、電子等相關(guān)專業(yè)，2年以上FPGA邏輯設(shè)計開發(fā)經(jīng)驗；
2. 熟練使用Xilinx或Altera公司FPGA結(jié)構(gòu)以及設(shè)計流程；
3. 熟練使用Vivado、ISE、Synplify、Modelsim、QuartusII一種或多種開發(fā)工具；
4. 熟練使用Cadence、Altium Designer、PADs之一進(jìn)行電路設(shè)計，并熟悉PCB設(shè)計的流程和要求；
5. 熟練使用示波器、邏輯分析儀、信號源、頻譜儀等通用儀器；
6. 熟練使用matlab，具備基于FPGA進(jìn)行數(shù)字信號處理等算法實現(xiàn)的經(jīng)驗優(yōu)先；
7. 熟悉FPGA高速IO設(shè)計，比如Serdes、DDR、204B、PCIe、sRIO、AURORA等優(yōu)先；
8. 熟練掌握verilog或VHDL語言，熟悉C語言編程優(yōu)先；
9.有較強(qiáng)的學(xué)習(xí)能力、分析能力、溝通能力，有較好的團(tuán)隊合作精神；