崗位職責：
1. 負責TSN（時間敏感網(wǎng)絡）交換機、高速以太網(wǎng)設備等產品的硬件架構設計，主導關鍵元器件選型，完成原理圖設計、PCB布局審查及硬件調試；
2. 制定25Gbps及以上高速電路設計方案，重點保障TSN網(wǎng)絡低延遲、高可靠性需求，確保信號完整性、電源完整性及電磁兼容性；
3. 基于TSN交換芯片設計時間敏感網(wǎng)絡系統(tǒng)，優(yōu)化時鐘同步、流量調度等關鍵功能；
4. 負責FPGA邏輯與硬件協(xié)同設計，實現(xiàn)TSN協(xié)議棧加速、數(shù)據(jù)幀時間戳插入等實時性功能；
5. 完成高速PHY芯片與處理器的接口設計，支持10G/25G/100G以太網(wǎng)通信及TSN特性；
6. 主導硬件功能及性能測試，包括TSN網(wǎng)絡端到端延遲測試、時鐘同步精度驗證、高低溫環(huán)境實驗及EMC測試；
7. 提供量產階段的硬件問題技術支持，優(yōu)化可制造性設計，降低生產成本。
崗位要求：
1. 本科及以上學歷，電子工程、通信工程、計算機等相關專業(yè)；
2. 3年以上硬件開發(fā)經驗，有TSN網(wǎng)絡或工業(yè)以太網(wǎng)設備開發(fā)經驗者優(yōu)先；
3. 精通25Gbps及以上高速數(shù)字電路設計，熟悉Cadence/Allegro等EDA工具，具備SI/PI仿真及問題定位能力；
4. 熟悉TSN交換芯片或高速以太網(wǎng)交換芯片的選型及方案設計；
5. 熟練掌握FPGA外圍電路設計，具備TSN協(xié)議相關邏輯開發(fā)經驗者優(yōu)先；
6. 熟悉PHY芯片接口設計及調試，了解IEEE 802.3標準；
7. 熟悉國產化平臺硬件設計者優(yōu)先；
8. 具備TSN網(wǎng)絡性能測試經驗及EMC整改能力；
9. 邏輯清晰，具備跨部門協(xié)作及抗壓能力；
10. 具有TSN協(xié)議棧開發(fā)經驗，熟悉IEEE 802.1Qcc/Qbv/Qbu等標準者優(yōu)先；
11. 熟悉工業(yè)網(wǎng)絡可靠性設計者優(yōu)先；
12. 有國產化TSN芯片替代項目經驗者優(yōu)先；
13. 發(fā)表過TSN網(wǎng)絡或高速電路設計相關技術論文/專利者優(yōu)先；
14. 熟悉工業(yè)自動化通信協(xié)議者優(yōu)先。