一、崗位職責(zé):
1.負(fù)責(zé)FPGA模塊需求分析、方案設(shè)計(jì)、RTL設(shè)計(jì)和仿真驗(yàn)證,獨(dú)立完成編碼、仿真、時(shí)序約束、分析與優(yōu)化;
2.解決開(kāi)發(fā)過(guò)程中的問(wèn)題,進(jìn)行系統(tǒng)聯(lián)調(diào)測(cè)試,分析總結(jié)試驗(yàn)數(shù)據(jù);
3.撰寫(xiě)項(xiàng)目相關(guān)文檔(設(shè)計(jì)、接口、測(cè)試等);
4.負(fù)責(zé)軟硬件協(xié)同調(diào)試。
二、任職要求:
1.碩士及以上理工科相關(guān)專業(yè),如電子工程、通信工程、自動(dòng)化等專業(yè)。
2.精通VHDL/Verilog語(yǔ)言,熟練使用開(kāi)發(fā)/仿真工具(Vivado、ISE、ModelSim等),了解常見(jiàn)IP原理和應(yīng)用;
3.5年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn),具備ZYNQ平臺(tái)開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
4.認(rèn)真負(fù)責(zé),具備良好的團(tuán)隊(duì)合作與溝通協(xié)調(diào)能力。