崗位職責(zé):?從事信號(hào)處理板硬軟件設(shè)計(jì)開(kāi)發(fā)
任職要求:
1、計(jì)算機(jī)、通信、電子相關(guān)專(zhuān)業(yè)碩士研究生學(xué)歷;
?2、 精通VHDL或Verilog HDL語(yǔ)言,精通RTL代碼設(shè)計(jì)和算法驗(yàn)證;
3、熟悉Altera或Xilinx FPGA開(kāi)發(fā)流程(仿真,綜合,布局布線,時(shí)序分析),熟練使用相應(yīng)的綜合、實(shí)現(xiàn)、仿真工具(包括第三方的Synplify Pro、ModelSim等);
4、能夠獨(dú)立負(fù)責(zé)開(kāi)發(fā)、調(diào)試FPGA芯片;
5、具有良好的代碼風(fēng)格,獨(dú)立編寫(xiě)、仿真并實(shí)際調(diào)試過(guò)大規(guī)模的RTL代碼模塊;
6、良好的技術(shù)文檔編寫(xiě)能力, 誠(chéng)懇、踏實(shí)、認(rèn)真、有良好的溝通能力和團(tuán)隊(duì)合作。
7、良好的數(shù)字電路基礎(chǔ)。
職位福利:五險(xiǎn)一金、績(jī)效獎(jiǎng)金、交通補(bǔ)助、餐補(bǔ)、帶薪年假、定期體檢、節(jié)日福利、全額公積金