崗位職責(zé):
1. 根據(jù)需求文檔和設(shè)計(jì)文檔,制定測(cè)試方案和計(jì)劃,分配測(cè)試資源和測(cè)試任務(wù),組織實(shí)施測(cè)試活動(dòng);
2. 跟蹤、報(bào)告測(cè)試進(jìn)展,分析測(cè)試結(jié)果,撰寫(xiě)發(fā)布測(cè)試報(bào)告,建立和管理缺陷庫(kù);
3. 優(yōu)化測(cè)試流程,提高自動(dòng)化測(cè)試效率;
4. 設(shè)計(jì)并且開(kāi)發(fā)測(cè)試工具,對(duì)測(cè)試方法進(jìn)行創(chuàng)新;
崗位要求:
1. 本科以上學(xué)歷,電子信息/計(jì)算機(jī)/微電子/集成電路相關(guān)專(zhuān)業(yè);
2. 3年以上軟件測(cè)試相關(guān)經(jīng)驗(yàn),熟悉軟件測(cè)試?yán)碚摗⒎椒?,以及軟件開(kāi)發(fā)流程;
3. 熟練使用Linux常用命令,掌握2種以上常用腳本語(yǔ)言,有腳本開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
4. 熟悉CI/CD技術(shù)和相關(guān)工具者佳,熟悉常用的缺陷管理工具如Mantis、Jira者佳;
5. 有軟件自動(dòng)測(cè)試平臺(tái)(如回歸測(cè)試平臺(tái))開(kāi)發(fā)經(jīng)驗(yàn)或芯片設(shè)計(jì)公司CAD工作經(jīng)驗(yàn)者優(yōu)先;
6.. 具有硬件描述語(yǔ)言Verilog/SystemVerilog、VHDL其中的一種或幾種編程能力,了解FPGA設(shè)計(jì)流程或工具優(yōu)先;
7. 良好的溝通能力和團(tuán)隊(duì)間協(xié)作能力,有責(zé)任心,積極主動(dòng),敢于承擔(dān)有挑戰(zhàn)性的工作,能承受一定的工作壓力。
職位福利:周末雙休、員工旅游、節(jié)日福利