1. 參與產(chǎn)品設(shè)計(jì)的方案討論,負(fù)責(zé)FPGA選型,并指導(dǎo)硬件人員對(duì)相關(guān)外圍電路的設(shè)計(jì);
2. 負(fù)責(zé)產(chǎn)品中的FPGA邏輯接口設(shè)計(jì)、相關(guān)算法設(shè)計(jì);
3. 負(fù)責(zé)各功能模塊的編寫、仿真、時(shí)序分析、時(shí)序約束、RTL代碼的邏輯綜合實(shí)現(xiàn);
4. 負(fù)責(zé)產(chǎn)品中與FPGA相關(guān)的硬件和軟件調(diào)試及測試;
5. 負(fù)責(zé)產(chǎn)品設(shè)計(jì)相關(guān)技術(shù)文檔的撰寫、以及相關(guān)代碼的維護(hù)
6、領(lǐng)導(dǎo)安排的其他工作。
任職要求:
1. 電子、通信、自動(dòng)化等相關(guān)專業(yè),本科畢業(yè)2年或碩士以上;
2. 精通 FPGA 的開發(fā)流程,從事過Xilinx、Altera等主流FPGA的開發(fā);
3. 具有Verilog進(jìn)行邏輯設(shè)計(jì)編程經(jīng)驗(yàn),熟練使用Matlab或其他仿真工具;
4. 熟練掌握ISE/Vivado和Quartus開發(fā)工具進(jìn)行綜合布局布線;
5. 具有高速傳輸接口(SelectIO、PCIE、JES204B等)、千兆以太網(wǎng)接口、高速存儲(chǔ)(DDR4)、ZYNQ開發(fā)經(jīng)驗(yàn)者優(yōu)先;
6. 熟練使用邏輯分析儀、示波器等測試設(shè)備進(jìn)行調(diào)試和測試
7. 具有較強(qiáng)的技術(shù)文檔編寫能力者優(yōu)先;
8. 有良好的團(tuán)隊(duì)合作精神,工作態(tài)度積極,責(zé)任心強(qiáng)。
職位福利:周末雙休、五險(xiǎn)一金、年底雙薪、定期體檢、節(jié)日福利、餐補(bǔ)、帶薪年假、14薪