崗位職責(zé):
1. 負(fù)責(zé)仿真平臺(tái)的EDA工具軟件開(kāi)發(fā),包括仿真器、調(diào)試器、圖分割算法、調(diào)度與映射算法等;
2. 參與仿真編譯器的架構(gòu)設(shè)計(jì)與開(kāi)發(fā),并結(jié)合前沿技術(shù)提供高性能編程解決方案;
3. 負(fù)責(zé)開(kāi)發(fā)仿真平臺(tái)的運(yùn)行時(shí)系統(tǒng)軟件;
4. 負(fù)責(zé)構(gòu)建仿真平臺(tái)的測(cè)試用例。
崗位要求:
1. 計(jì)算機(jī)、軟件相關(guān)專業(yè)碩士及以上學(xué)歷,具有算法和數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)經(jīng)驗(yàn);
2. 對(duì)計(jì)算機(jī)體系結(jié)構(gòu)有深入理解,熟悉編譯原理及其算法實(shí)現(xiàn);
3. 有 C/C++ 語(yǔ)言開(kāi)發(fā)經(jīng)驗(yàn),GCC、LLVM 或其他編譯器開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
4. 有Linux 驅(qū)動(dòng)或嵌入式系統(tǒng)開(kāi)發(fā)經(jīng)驗(yàn),有PCIe相關(guān)協(xié)議開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
5. 有 Verilog、SystemVerilog、VHDL或者Chisel等硬件描述語(yǔ)言使用經(jīng)驗(yàn)者優(yōu)先;
6. 具有軟件測(cè)試方法的經(jīng)驗(yàn)。