任職資格：
1、電子信息工程、通信工程、自動(dòng)化等相關(guān)專(zhuān)業(yè)本科及以上學(xué)歷，具備良好的英文技術(shù)文檔閱讀與理解能力；
2、精通Verilog/VHDL硬件描述語(yǔ)言，具備扎實(shí)的數(shù)字電路與時(shí)序邏輯基礎(chǔ)；
3、熟練使用主流FPGA開(kāi)發(fā)工具（如Xilinx Vivado/ISE、Altera Quartus等），精通仿真、綜合及時(shí)序分析全流程；
4、具備熟練使用Modelsim/QuestaSim、VCS等軟件工具開(kāi)展功能仿真與調(diào)試的能力，且熟悉運(yùn)用示波器、邏輯分析儀等常用測(cè)試儀器進(jìn)行硬件調(diào)試；
5、熟悉SPI、I2C、UART、GPIO、DDR3/4、PCIe、Ethernet、LVDS等常用接口協(xié)議，并掌握其FPGA實(shí)現(xiàn)方法；
6、具備獨(dú)立解決FPGA開(kāi)發(fā)與調(diào)試過(guò)程中復(fù)雜問(wèn)題的能力，且能熟練讀懂芯片英文datasheet。
崗位職責(zé)：
1、需求分析與架構(gòu)設(shè)計(jì)：參與 FPGA 產(chǎn)品需求分析，制定技術(shù)方案與邏輯方案，負(fù)責(zé) FPGA 平臺(tái)架構(gòu)設(shè)計(jì)及關(guān)鍵模塊實(shí)現(xiàn)。
2、邏輯開(kāi)發(fā)與工具應(yīng)用：基于Verilog/VHDL語(yǔ)言編寫(xiě)邏輯代碼，完成模塊劃分與優(yōu)化；運(yùn)用ModelSim/QuestaSim、Vivado/ISE 等工具開(kāi)展仿真、綜合，編寫(xiě)時(shí)序約束并完成時(shí)序分析，確保設(shè)計(jì)時(shí)序收斂。
3、測(cè)試調(diào)試與問(wèn)題解決：參與 FPGA 板卡調(diào)試、聯(lián)調(diào)測(cè)試，定位并解決開(kāi)發(fā)及量產(chǎn)過(guò)程中的邏輯問(wèn)題，處理項(xiàng)目開(kāi)發(fā)中的技術(shù)難題。
4、跨團(tuán)隊(duì)協(xié)作與集成：配合硬件工程師進(jìn)行原理圖評(píng)審、PCB 布局指導(dǎo)，協(xié)同軟件團(tuán)隊(duì)完成系統(tǒng)集成與性能測(cè)試。
5、文檔撰寫(xiě)與技術(shù)迭代：編寫(xiě)設(shè)計(jì)報(bào)告、測(cè)試規(guī)范等技術(shù)文檔；跟蹤 FPGA 技術(shù)前沿，優(yōu)化現(xiàn)有產(chǎn)品設(shè)計(jì)，推動(dòng)產(chǎn)品迭代升級(jí)以提升性能與穩(wěn)定性。